稳定时间电路的修正过程解析
修正稳定时间电路可获得它声称的性能。这些修正可粗略地分为四种预定类别。它们是：电流开关桥驱动脉冲整形，电路延迟，采样门脉冲纯度，以及采样门馈通/dc 调整。修正工作需要相当仔细地挑选仪器，还要有谨慎的宽带探测与示波器测量技术。
桥驱动修正
首先要修正电流开关桥的驱动。先断开全部5个与修正有关的桥驱动，并在电路输入端加一个5V、1MHz的10ns?15ns宽脉冲。在43V后端的未驱动端看到的并联“C”反相器输出应像。波形的边沿时间很快，但如控制不好寄生偏移，就有损坏测量噪声背景的危险，必须消除它们。重新连接所有5个驱动，并按各自的名称作调节。各个调节之间要有一些互作用。
延迟的确定与补偿
接下来是电路延迟。在做这些测量与调整以前，必须纠正探头/示波器通道至通道时滞。当两个通道的探头都连接到一个100ps上升时间的快速脉冲源时，有40ps的时滞误差。可以使用的快速脉冲源有很多种。纠正误差的方法是利用示波器的垂直放大器可变延迟功能。在这种情况下，示波器放大器为TektrONix 7A29，选项04，安装在一台Tektronix 7104机架上。这个纠正使您可以做出高精度的延迟测量。另外还应验证一下示波器时基的准确度。
稳定时间电路采用了一种可调延迟网络，以校正输入脉冲在信号处理路径中的延迟。通常，这些延迟会带来近10ns的误差，因此必须提供一种准确的校正。延迟修正工作包括观测网络的输入/输出延迟，并作适当的时间间隔调节。有时候，确定适当的时间间隔要更复杂。
电路中有三个感兴趣的延迟测量。待测放大器负输入端的电流开关驱动器延迟，电路输出端的待测放大器输出延迟，以及采样门乘法器的延迟。待测放大器输入端的电流开关驱动器延迟为250ps，待测放大器输出至电路输出的延迟为8.4ns，而采样门乘法器的延迟为2ns。
这些测量结果表示出了一个8.65ns的电路输出端电流开关驱动器延迟。实现这个修正的方法是调节“信号路径延迟补偿”网络中的1kV电位器。当使用采样示波器的测量时，要将其调节到信号路径延迟补偿网络内。
“采样门脉冲发生器路径延迟补偿”就不太重要了。唯一的要求是它与采样门脉冲发生器的延迟相重叠。将“A”反相器链中的1kV电位器设为15ns可满足这些标准。这就完成了与延迟相关的修正。
采样门脉冲的纯度调节
调整Q1采样门的脉冲沿成形级，获得优化的前拐角、最小的上升沿时间、平滑的脉冲顶部，以及有指定修正的1V幅度。在采样门乘法器IC的“X”输入端可观察到调节。脉冲的第二个上升时间促进了快速的采样门采集，但仍保持在乘法器的250MHz带宽内，确保没有带外的寄生响应。清晰的1V脉冲提供了一个经校正、没有寄生（可能伪装为稳定信号）的连续乘法器输出。脉冲下降时间没有关系，它与测量无关，而它清晰的下降转换可确保受控乘法器的关断，防止出现后台的偏离。
采样门路径的优化
