高速铁路信号发送与接收模拟系统研究设计
摘要：介绍一套高速铁路轨道信号模拟系统，讨论了系统的硬件和软件设计方法。系统以TMS320C6722浮点DSP为数据处理核心，ARM协处理器为控制核心，能够模拟自主开发的、适合中国高速铁路的改进型数字编码和正交化FSK轨道信号的发送和解调过程。
铁路信号的主要任务是保证行画安全，提高运输效率。随着铁路运输向重载、高速、高密度方向发展，对直接指挥和控制列车运行机的铁路信号提出了更高的要求。各国铁路，特别是发达国家铁路积极引进和采用新技术，加大研发力度，推动高速铁路信号的发展。
我国目前运用的轨道信号主要是交流计数信号（解调是境大于4s，且抗干扰性能很弱）、移频信号（频点设置不合理，不满足正交条件，占用频带宽，且抗干扰性能很弱，大部分频率解调难度大，解调时间长，存在倍频信号的隐患）、UM71信号、ZPW2000A信号（频点不满足正交条件，16.9HZ以下的调制频率的调制系数大，对上下边频的漂移敏感，存在倍频的隐患）、数字编码信号（设备复杂昂贵，解调时间2.5s-3.0s）。但这些轨道信号存在的缺点，导致其完全不能适应当前国内高速铁路的需要，因此急需研制新型国产轨道信号系统。新型轨道信号必须适应列车提高运行速度和运行密度的需要，适应重载运输的需要，适应电气化铁路发展的需要。同时还不能脱离现在的基础，要尽量利用现有的轨道电路信道，即在现有轨道电路的基础上设计新型轨道信号。为此本文讨论了自主开发的适应于高速铁路的改进型数字编码信号和正交化FSK信号，并研究了一套能够模拟以上两种高速铁路信号发送和解调过程的硬件平台。
1.系统分析
通过对原有的铁路轨道信号进行国产化改进，提出了适合中国高速铁路和改进数字编码和正交化FSK信号，并开发了以TMS320C6722浮点DSP为数据处理核心的高速铁路信号的发送和接收模拟系统。该系统为通用型系统，不但可以实现改进型数字编码和正交化FSK信号的发送和解调，而且预留了更多的扩展接口，可以应用于研究创新实验。
本系统按其主要功能分为信号发送和信号解调两部分，系统的整体结构如图1所示。
1.1信号发送单元
信号发送单元主要实现信号的产生和发送，同时还可在信号中混入噪声，进行实际轨道信号的模拟。信号发送由上位机控制，上位机选择发送信号的幅度、载频、调制频率等参数，并选择是否添加噪声，然后通过USB传输到硬件系统控制DDS发码单元发送相关制式铁路信号。在发送过程中，上位机界面可以实时显示信号的发送参数和相应波形。
1．2信号解调单元
信号解调单元负责接收信号，对其进行时域和频域分析。通过对载频信息的检测完成对各种制式的确定，然后按照不同制式的解调算法进行解调。信号解调过程首先由A／D采集DDS发送的轨道信号，然后采集数据送人DSP处理器，DSP判断信号制式进行相应解调，解调后的数据通过双口RAM送人ARM协处理器，ARM控制液晶显示信号制式、载频、调制频率等，并通过USB传输解调信息到上位机实时显示。
2.系统硬件分析
2．1双CPU单元
采用TI公司的浮点DSP处理器TMS320C6722作为整个系统的核心，应用其出色的运算能力和数据处理速度快、精度高等优点，完成系统的数据处理任务。控制单元采用CORTEX－M3为内核的ARM芯片STM32F103ZET6作为核心，其强大的控制能力，满足了整个系统的控制要求；其丰富的外设配置，为系统的扩展和升级提供了很大的空间。
2．2主要外围电路单元
