2008年7月15日Cadence设计系统公司宣布推出Cadence?C-to-SiliconCompiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-SiliconCompiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C/C++和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP，用于消费电子、无线和有线网络市场的公司尤其可贵。
ice:smarttags" />st="on" IsROCDate="False" IsLunarDate="False" Day="15" Month="7" Year="2008">2008年7月15日st1:chsdate>Cadence设计系统公司宣布推出Cadence? C-to-Silicon Compiler，这是一种高阶综合产品，能够让设计师在创建和复用系统级芯片IP的过程中，将生产力提高10倍。C-to-Silicon Compiler中的创新技术成为沟通系统级模型之间的桥梁，它们通常是用C/C++和SystemC写成的，而寄存器传输级（RTL）模型通常被用于检验、实现和集成SoC。这种重要的新功能对于开发新型SoC和系统级IP，用于消费电子、无线和有线网络市场的公司尤其可贵。
“今年初，Cadence勾画出它扩张到系统级相关领域的战略，这是我们一个叫做的‘Sydney’重要内部联盟倡议的一部分，”Cadence产品与技术部执行副总裁Jim Miller说，“C-to-Silicon Compiler是我们提供的第一款新产品，这是我们全盘愿景的一部分，让客户可以减少系统规格与设计实现之间的反复，并为IP创建与复用提高设计师的生产力,这些在消费电子、无线和有线网络市场是特别重要的。”
C-to-Silicon Compiler让工程师可以在更高的提取级别上工作，并且帮助硬件微架构的分析自动进行。设计师的生产力大大提高，因为该技术可以自动转化和优化从C/C++和SystemC到可综合的Verilog? RTL (包含断言)所描述的提取行为，进行实现、验证和SoC
