LatticeONT>半导体推出ispLEVER 5.1可程序逻辑设计工具套件，该套件在设计流程和文文件方面经过了增强和改进，5.1版支持新的LatticeXP非易失、可无限重构FPGA。新的ispLEVER还适用于所有莱迪思FPGA、FPSC、CPLD和SPLD可程序组件的设计。ispLEVER工具套件有Windows、UNIX和LINUX版本可供选择。

        ispLEVER 5.1工具套件中包含了Synplicity公司的Synplify 8.0整合软件的莱迪思版本。其新增了支持顶层原理图设计功能，允许用户制作设计功能模块并迅速将整个设计用图形方式显示出来。这不仅有助于将设计分割成若干个便于管理的部份，还能简化设计审核过程。


    此外，ispLEVER 5.1的工具均有所改进，如简化了Module/IPManager的图形化接口经过；针对用户设计添加了许多新的IP模块。ispLEVER的DSP设计库新增了20多个新的DSP组件；用来简化复杂的I/O安排及规则验证的I/O Assistant工具得到了升级；Floorplanner提供多窗口支持功能；Power Calculator在准确性和灵活度方面得到改善；ispTRACYTM Logic Analyzer提供新的参照、核整合工具和经过最佳化的显示功能。


        ispLEVER 5.1 HDL-BASE设计工具的Windows版本已上市，它支持全部Lattice可程序逻辑组件，并整合了ModelSim LE