纳米级隧道效应器件
集成电路问世以来,IC技术一直沿着电路和器件特征尺寸按比例缩小的办法大踏步前进,特征尺寸越小,电路和器件的性能越好。正由于此,上世纪末,Intel公司将集成度和性能都达到空前高水平的奔腾4芯片和PC送到用户手上。目前MOSFET的沟道长度已趋近0.1mm(＝100nm）,按比例缩小的办法还能继续下去吗？答案是否定的。早在20年以前,著名的“半导体器件物理”一书的作者Ｓ.Ｍ.Ｓze就预计,传统MOSFET的沟道长度应大于约70nm。IBM研究中心的D.J.F.rank盼望能作出沟道长度达20-30nm的MOSFET,但是沟道再短就很困难了。也就是说20-30nm可能就是器件特征尺寸的物理极限。
为了减小器件特征尺寸,从而达到整体提升器件性能的目的,人们希望找到其它的方法来避开上述困难。在设法抑制短沟道效应的实验中发现,当特征尺寸逼近物理极限时,基于量子隧道效应的隧道效应器件比传统MOSFET好。换言之,双电子层隧道晶体管和共振隧道二极管等隧道效应器件比MOSFET更适合于纳米电子学。
这是由美国Sandia国家实验室Ｊ.Simmons等人首先研究的隧道效应器件。它由一个绝缘势垒和两个二维量子阱组成,绝缘势垒位于两个量子阱之间。为使器件正常工作,量子阱和势垒厚度都很小,分别为15nm和12.5nm。由于势阱厚度很小,势阱可看成是二维的,电子运动被限制在阱平面内。Sandia的研究者们把Deltt和MOSFET作类比,称上量子阱接触(Topquantum well contact)为源(电极）。下量阱接触(Bottom quantum well contact)为漏(电极）。器件工作时,由于量子力学隧道效应,电子从上量子阱(Top quantum well)隧道穿过势垒层到达下量子阱(Bottom quantum well)。
Deltt的结构如图１所示。和MOSFET相比,上量子阱相当于源区,下量子阱相当于漏区,势垒区(Barrier)相当于沟道,上控制栅(Top control gate)相当于MOSFET的栅极;和上控制栅相对应,还有背控制栅(Back control gate）,这个栅通常不是必备的(optional）。从图１可以看到,源漏电极都是平面型的。为了保证源电极只和上量子阱接触,漏电极只和下量子阱接触,Deltt还有背耗尽栅(Back depletion gate)和上耗尽栅(Top detletion gate）。
由量子力学理论可知：量子阱中的电子能级由阱的尺寸和势垒高度决定,当阱的尺寸很小时,电子能级间隔很大;当由势垒隔开的两个量子阱中的电子能级相同(对准）时,产生电子由一个阱到另一个阱的量子隧穿效应,因为在量子隧穿过程中,电子要遵守能量守恒和动量守恒原理。一般来讲,在未加外电压（包括源－漏电压和栅压）时,两个量子阱中没有相同的电子能级,因而没有源——漏电流,器件是截止的。加上外电压时,势阱中电子能级会发生位移,电压增大位移增大,当两个势阱中的电子能级对准时(共振）,隧道效应发生,器件导通。
Deltt的工作有类似MOSFET的一面：在某个源——漏电压下,可由栅压开关器件。但也有显著不同的另一面：当栅压再上升,超过共振点时,电子隧穿过程中止,器件关闭。也就是说,Deltt微分电阻可正可负,在器件从导通态到截止态的工作区微分电阻为正,从导通态到截止态的工作区,微分电阻为负。
