消除无线IC中的隐患（衬底噪音耦合）
分析工具可以使无线电设计人员实际观察到芯片中由于衬底耦合产生的噪音特性 Simplex Solutions公司 Tallis Blalack和Francois Clement 著/王正华 译
---- 今天,复杂的深亚微米系统集成芯片（SOC）的设计,由于特征尺寸持续缩小,集成度高和频率不断提高,电压不断降低,使得衬底噪音耦合成为无线电设计人员需要解决的一项重要课题。但是,直到最近设计人员没有别的办法,只能依靠经验方法来防止由于衬底耦合引起的交叉干扰。
---- 但是这些经验规则往往或者不灵,或者过于保守。不论是那种情况,设计人员对于设计是否会失败总是心中没底。新推出的衬底噪音模型和分析工具,可以使设计人员了解由于衬底耦合所产生的噪音性能。
存在许多消除耦合噪音的方法
---- 无线电设计人员碰到下述情况简直太平常了：设计小组根据以前几次设计总结出来的规律,完成了芯片设计,等到制造好了一试,发现并不能达到原定的指标。而且,除了笼统地知道,是由于衬底耦合噪音引起的以外,他们分析不出来任何深层的原因。
---- 设计人员只能凭经验,靠直觉解决问题,采取一切想得出来的措施（重新安置模块的位置;建立隔离保护环;增加去耦电容;错开门电路通断的时间等等）。然后,这个隐患消除了,但是并不知道真正的原因。
---- 但是等到开始设计下一个项目时,问题又来了。小组在上一个项目中所采取的一切措施都成了新的''指导规则''。然而,很可能所有这些措施都是必要的,但是,也可能仅仅其中的一项措施,是真正必要的。
---- 他们并没有真正弄明白,他们仅仅知道上一次解决了问题。衬底噪音和加工过程中的工艺因素关系十分密切,因此,尽管这次已经采取了上次所采取的一切措施了,但是结果显示依旧又遇到了麻烦。
---- 问题的严重性在于,当前加工芯片的费用十分高昂（一套0.18微米的掩模版,价值高达50万美元）。由于缺乏预见性,往往导致返工,既延长了设计周期,又错过了上市的机会。
---- 无线电设计人员真正需要的是,能在设计的早期发现导致芯片衬底耦合噪音产生的原因所在。新的衬底模型和分析工具可以使他们做到这一步。
图1：连接导线和衬底之间的电容可以产生电容耦合
产生衬底噪音耦合的原因
---- 衬底噪音耦合使得许多设计小组伤透了脑筋。随着工作频率的提高,特征尺寸的缩小,甚至连数字线路（例如锁相环电路,甚高频的I/O线路）也变得十分敏感,甚至需要当作''模拟线路''来考虑。
---- 现在的高速、高集成度无线通信用芯片特别容易产生衬底噪音耦合效应。高度集成的芯片设计,电路中的许多部分共用一块衬底,形成了噪音的重要耦合路径。
---- 蜂窝电话和寻呼机等窄带应用产品,须要滤除相邻频道的耦合噪音,对噪音的容限有较严格的要求。如果RF接收部分也和其它部分,例如基带线路,集成在同一块衬底上时,耦合到微弱接收信号上的噪音可能产生严重影响。这些问题随着频率的升高,影响也越发严重。
---- 衬底噪音的主要来源,是供电电源的跳动和电容的耦合。当节点转换状态时,需要从电源线或接地线吸取电流。
