功耗功耗已成为便携设备中逻辑器件的关键参数
世界越来越小
移动通信产品正在经历一场革命。PDA、移动电话和消费音频产品之间的差异已不复存在,这些设备的所有功能都将纳入一种多用途设备中。连便携式电脑也面临着被集成到移动电话中的威胁,而成为具有电子邮件和基本视频会议功能的简化PC。不管集成或专门的程度如何,所有移动产品都有一个共同的目标：降低功耗。
功耗的物理定律
考虑方程P=V2/R
其中P为功耗,V为工作电压,R为负载阻抗。
降低功率可通过两种途径来实现,减小工作电压或增大负载阻抗。现在,大部分门电路的输入阻抗均在10～50MΩ的数量级范围内,因此,产生的电流也就在微安范围内。
大部分电流都是在高低态相互转换的过程中消耗掉的。增加负载阻抗将使转换时间和传输延迟增加,这在时钟速度很高的2.5G和3G设计中是要绝对避免的。
增加转换时间还会使输出极晶体管出现故障,这是因为在阈值电压点的两个晶体管将被接通,从而使电流消耗急剧增大。显然,无论对于信号传输延迟、功耗,还是对于器件的可靠性而言,增加阻抗均非解决之道。
单电池供电的TinyLogic超低功率器件
将电源电压由5V降至1.5V,功耗会降低10倍以上。
要实现这种幅度的功率下降,可以通过采用更小尺度的加工工艺来实现,如由0.8μm降至0.5μm,再降至0.35μm,甚至更低。
成倍降低工艺尺寸还可使设计人员降低集成电路的成本,基于0.5μm的设计比0.8μm设计尺寸更小,因而也更便宜。当晶片的尺寸减小时,晶片的功耗也会随之降低,根据方程：
P=(Icc×Vcc)+(Cpd×2×Vcc×f)+(Cl×2×Vcc×f)
其中P为晶片的功耗,Icc为电源电流,Vcc为电源电压,Cpd为有效内部电容,Cl为外部负载电容,f为工作频率。
Vcc、Cl和f由电路设计决定,其中Cpd和晶片相关。通过将输出极的电容效应降至最低,减小开关功耗,就可以获得极低的Cpd值,从而得到超低功率的TinyLogic器件。
降低工艺尺寸的另一个优势可提高器件的工作频率,并且不会由于热效应而影响晶片的可靠性。
速度也是GPRS和UMTS等基于IP的下一代通信设计的关键因素。由于这些下一代通信技术要求更快的数据传输率,因而其内部时钟速率通常比GSM设计快10至100倍。
SV(ULP-A)和SP(ULP)系列产品是为高速、低功耗的应用而设计的器件,在1.8V电压下,SV系列器件传输延迟的典型值突破了2ns瓶颈,达到了1.9ns。这些器件成为要求高速度和低功率器件的基带设备的首选配件。SV系列产品的工作电压可低至900mV,与所有电池技术标准和所有工艺的半导体元件相匹配。
