ISSCC会议文件论述SRAM将有望使电池供电产品实现超低功耗日前,麻省理工学院(MIT)的研究员将在著名的国际固态电路会议(ISSCC)上展示一款采用德州仪器(TI)先进65纳米CMOS工艺制造的超低功耗(ULP)256kb静态随机存取存储器(SRAM)测试器件。该款SRAM专为要求高性能、低功耗的电池供电设备开发而成,能够提供业界最低的电压,而且设计人员正在考虑为该产品采用TI的SmartReflex™电源管理技术来延长移动产品的电池使用寿命。与0.6V的6T
ISSCC 会议文件论述 SRAM 将有望使
电池供电产品实现超低功耗
日前,麻省理工学院 (
MIT) 的研究员将在著名的国际
固态电路会议 (ISSCC) 上展示一款采用德州仪器 (
TI) 先进 65 纳米
CMOS 工艺制造的超低功耗 (ULP)
256kb 静态随机存取存储器 (SRAM) 测试器件。该款 SRAM 专为要求高性能、低功耗的电池供电设备开发而成,能够提供业界最低的电压,而且设计人员正在考虑为该产品采用 TI 的 SmartReflex™
电源管理技术来延长移动产品的电池使用寿命。
与 0.6 V 的 6T 对应产品相比,0.4 V 亚阈值的 SRAM的泄漏
功率降低了 2.25 倍。256kb SRAM 利用 TI 65 纳米工艺实现了更小巧的外形,每个位单元 (bitcell) 包含 10 颗晶体管,使工作电压能够降至
400mV。
MIT 的 Anantha P. Chandrakasan 教授指出：“超低功耗工作对许多新兴商业和军事应用而言都是至关重要的。MIT 研究生利用 TI 与 DARPA 的资金开发出了采用 65 纳米CMOS 工艺的超低电压逻辑与存储器电路,工作电压低于
400mV。供电电压能降到如此低的水平,这对期望能耗最低的应用至关重要,同时能实现超动态的电压缩放 (U-DVS)。ULP 技术的目的就是大幅降低功耗,同时尽可能减小对系统性能的影响。”
MIT 的亚阈值电路研究组
SRAM 开发是针对电池供电设备推出超低功耗 (ULP) 逻辑和存储器计划的一部分,建立在 TI 与 MIT 多年合作的基础之上,并由美国国防高级研究计划局 (DARPA) 提供部分资金。该合作项目致力于节约有限电力,使电压降至亚阈值,并确保实现超低功耗与高性能。此外,开发存储器
模块和逻辑与
开关模式电源 (SMPS) 等
其它功能也属于该项目范围。
MIT 的工作包括分析给定系统的最小功耗点,根据亚阈值电路的功耗特点进行建模,以及电路类型与架构的开发等。MIT 以新兴应用为重点研究对象,因为能源效率的重要性对这些应用来说大大超过了传统的速度需求。
扩展 SmartReflex™ 技术
MIT 与 TI 联合开发的 SRAM 器件建立在 TI 先进的 65 纳米工艺基础之上,其集成的
多种技术能够充分满足业界日益增长的低功耗要求。多媒体及其他高级功能对处理能力的要求不断提高,同时逐步降低功耗并控制散热也变得至关重要,这对无线应用而言尤为如此。TI 解决方案是 SmartReflex™ 动态电源管理技术,这种技术可根据用户需求自动调节电源电压,从
