基于P87LPC764的Σ-ΔADC应用设计方法
摘要Σ-ΔADC应用设计方法以很低的采样分辨率和很高的采样速率将模拟信号数字化,克服了传统RC充放电电路模拟ADC受RC误差、PCB分布电容及温度的影响导致一致性太差的缺点。
关键词P87LPC764 片内比较器 Σ-ΔADC 噪声整形 数字滤波
一、简介
Σ-ΔADC主要使用数字技术,具有数字系统高可靠性、高稳定性的优点,也为用单片机软件实现ADC提供了可能性。
Σ-ΔADC具有分辨率高、线性度好、抗干扰能力强（对噪声的抑制能力不亚于双积分ADC）、成本低等不可多得的优点。Σ-ΔADC以很低的采样分辨率（1bit）和很高的采样速率将模拟信号数字化,通过使用采样、噪声整形和数字滤波等方法增加有效分辨率,然后,对ADC输出进行采样抽取,以降低有效采样速率。
本文研究用低成本单片机实现8位精度的Σ-ΔADC的软件实现方法,并给出具体线路及源代码。关于16位分辨率ADC实现的技术较为复杂,后续将有文章详细介绍。
本方案适用于PHILIPS 51LPC系列P87LPC760/761/762/764等内含比较器的单片机,经在摩托车车速里程表、电子秤（人体秤、脂肪秤、厨房秤）、电热水器、电饭锅、消毒碗柜、电冰箱等一系列产品中实际使用证明：不受RC器件的误差、PCB板的分布电容及环境温度变化的影响,软件便于无障碍地移植,测量结果一致性好,实用、可靠、价格低廉,且能够满足大多数速度要求不太高的产品。
二、原理
Σ-ΔADC主要由调制器、数字滤波和采样抽取等几部分组成,如图1所示。调制器本质上是一个高速低精度(1bit)的ADC,调制器以非常大的过采样率采样模拟信号。在这个阶段,调制器将输入和输出之间的差值(Δ)进行一阶或多阶积分（Σ）,结果通过一个量化器（1位ADC）输出二进制码流。该码流一方面输出给数字滤波,另一方面通过一位DAC后和输入信号比较产生差值信号,继续反馈循环。通过数字滤波和采样抽取,滤除经过调制器整形后的量化噪声,提高系统精度。采样抽取的底限是满足信号无损重建的采样定律,采样频率大于奈奎斯特频率两倍（fn>2fb）。
图1 Σ-ΔADC组成原理图
1. 调制器数学模型
图2所示为调制器的组成框图,其中一位A/D的量化器由比较器构成,检测出差值积分后的正负结果转换成1、0的位流。转换过程中会产生基于转换精度的量化误差（±1/2LSB）,它是分布在整个频域范围内的白噪声。
图2 调制器数学模型
调制器的离散描述如图3所示。
图3 调制器离散性描述图
积分器在Z域由具有如下传递函数的累加器构成：
系统的Z域描述如下：
输入信号无损地传到输出端W(z)=1。量化噪声的传递函数N(z)=1-z-1,对应于频域的一阶高通滤波器（HP1）,传输特性如图4中HP1线所示。
图4 噪声传输特性图
噪声传输特性图4中HP2线是二阶系统的噪声传输特性。当采用二阶以上系统时,通带内的量化噪声已基本滤除,噪声被转移到所关心的频带以外,将通过数字滤波去除。
2. 过采样对量化噪声的影响
奈奎斯特采样时,量化噪声的能谱密度为
其中Δ为量化步长,fa为模拟信号经抗混叠低通滤波后的通带频率（=奈奎斯特频率）。通带范围内,噪声电压的有效值为,如图5所示。
图5 带模拟低通滤波器采样频谱图
当以Kfs的采样速率进行过采样时,奈奎斯特频率增至Kfs/2,量化噪声位于0~(1/2)Kfs之间,其有效值降为原来的,调制器将噪声转移到fs/2 ~kfs/2之间,这部分噪声由数字低通滤波器滤除,如图6所示。
