如何利用FPGA降低PCIExpress的应用成本（图）
随着工业从传统上具有系统同步时钟(如PCI)且基于总线共享I/O的配置向采用串行I/O技术的点对点系统互连转移,点对点系统互连正在快速成为业界标准。尽管过去几十年里PCI已经成为PC、服务器和嵌入式市场中用途最广的总线标准,由于PCI Express在整个行业具有广泛的吸引力,因而被视为PCI的未来。实际上,估计到2007年底PCI Express将取代所有现存的PCI接口(图1)。
图1：对PCI Express接口的预测。
PCI Express是一种利用时钟数据恢复(CDR)技术实现的高速串行I/O的技术。它不采用系统同步或源同步时钟,而是采用一个被嵌入到数据流并由接收端接收恢复的时钟。一般地说,串行I/O减少了引脚数量,从而进一步减少了印刷电路板上走线的数量、缩小了电路板的面积、减少了层数并也简化了PCB的排版和设计(图2)。引脚越少,噪声和电磁干扰就越小。CDR解决了宽的并行总线中流行的时钟与数据之间的偏移问题,使互连实现更为简单。把这些优势—更小和更薄的PCB、更便于排版、更小的外形及更少的散热需求—结合起来,就可以极大地节省成本。
图2：与传统的互连相比,采用PCI Express可以减少系统开发的成本。
基于PCI Express的标准产品,如芯片组、图形处理器和支持标准PCI Express架构的交换机现在已经大批量供货,采用这些产品的PC和服务器已经开始大批量生产。事实上,人们已经可以买到售价低于1000美元、配备三个PCI Express插槽的PC。此外,人们也能买到基于FPGA的PCI Express实现方案,其中采用了配备IP核的Xilinx公司的Spartan-3或Virtex-4 FPGA。尽管标准芯片制造商和早期的用户过去把这些实现方案用作原型工具,目前,它们是取得嵌入式市场(例如通信、存储、工业或医疗)各种技术成功的关键。
图3：PCI Express应用的路线图。
尽管PCI Express在个人计算机和服务器领域的应用是理所当然的,其在嵌入式领域的应用将由可编程逻辑所驱动。大多数嵌入式处理器目前采用与PCI不同的本地总线。大多PCI Express针对应用的标准产品(ASSP)支持把PCI作为后端总线的选择。这使得基于FPGA的PCI Express方案成为嵌入式市场的理想选择。FPGA还减少了供应链成本,相当于极大地降低了系统成本,更为重要的是,设计工程师能够以更快的上市时间来实现优化设计,而这又意味着增加赢利。
设计嵌入式系统
一般来说,嵌入式设计并不是完全依赖于标准架构或规范。嵌入式设计工程师通常向现有的标准添加其自有的“秘制”件,例如PCI Express,以便于创造一种与竞争对手有差异的方案。为此目的,将尽可能采用诸如PCI Express和根联合体(root complexes)之类的标准产品以降低成本,而关键功能如协议桥接和流量管理将在定制逻辑中被实现(如ASIC或FPGA)。有时侯,设计要求能做协议转换,例如从PCI Express到MPEG流的转换。如果批量足够大,ASSP可以提供这种功能;尽管在大多数实例中不存在这种情况。在FPGA中,PCI Express的可用性让设计工程师有能力创造一种严格匹配其要求的设计,而不是硬性往现有产品中塞入新的设计。采用MIP的处理器,设计工程师可以轻松地用FPGA创造一种桥接设计,例如,支持HyperTransport到PCI Express的交换的桥接。这个桥接然后可以跟廉价的PCI Express外设对话,相比之下,HyperTransport外设更为昂贵。
作为保护赢利的一个手段,对于设计工程师的另一个要求就是减少总的系统成本。有几个因素会增加总的系统成本,它们包括：管理供应链的成本如存货成本、产品质量认证成本及与设计和制造相关的成本;掩模成本;再次流片的成本;及装配成本。此外,还有与产品的上市时间和存续时间(指产品上市之后的生存期的延续时间)相关的成本。产品上市越快,产品在市场中寿命越长,对企业的最高和最低赢利线的影响就越大。
