基于FPGA的宽带数字信道化接收机的设计
现代电磁信号环境越来越复杂密集，要求电子战接收机必须具有很宽的处理带宽、高灵敏度、大动态范围、多信号并行处理和大量信息实时处理的能力。而数字信道化接收机不仅可以较好地满足上述要求，还可实现监视信道内信号的全概率截获。
数字信道化过程是宽带数字接收机的核心，目前广泛采用基于多相滤波的数字信道化结构。这种结构先用高速的模数转换器（A／D）进行数据采样，得到的高速数据流经抽取降低数据速率后进入多相滤波器组，该滤波器组是由一个原型滤波器调制到多个支路。现场可编程门阵列（FPGA）中丰富的乘法器、锁存器及数字信号处理算法IP核等资源，可以非常灵活地实现宽带数字信道化接收处理算法。本文采用基于多相滤波器的结构实现了一种高效高速的宽带数字信道化接收机，并在Altera公司的EP3SE110F1152C4上综合实现，输出载频、相位信息。
1 信道化接收机的基础理论
1.1 信道划分
为建立实信号多信道接收机的数学模型，首先，对实信号的数字谱作如下信道划分：
式（1）中，ωk为第k信道的归一化中心角频率；K为划分信道数。图1给出对应k=8时，实信道的频谱分配情况。需要指出的是由于实信号的频谱是对称的，所以只有4个独立的信道。
图1 实信号的信道划分示意图
采用上述方法进行信道划分有些频点无法识别，为确保整个覆盖带宽内无盲区，信道的划分选择相邻信道50％交叠，即扩大每个信道的处理带宽，如图2所示。
图2 50％交叠的信道划分示意图
1. 2 多相滤波器组结构
本文采用高速高效数字信道化结构完成信道化接收，其数学模型如图3所示。
图3 高速高效数字信道化接收机结构图
图3中K为系统划分的信道数，M为每个信道的抽取倍数且K=FM。H（n）为原型低通滤波器的单位冲击响应，K个带通滤波器都是通过该原型滤波器调制生成的，即均匀滤波器组的多相滤波分量。
第k个信道输出为：
引入多相概念可得：
将wk=2πk/K带入可得：
即为图3的结构，该结构的信道化过程是在1／M的信号输入速率下进行的，可以降低整个过程的运算量，使系统的复杂度和数据速率大大降低，实时处理能力得到提高。
要实现480～960 MHz的16信道划分，所以选取K=16。选择无盲区相邻信道50％交叠的信道化分形式，F应该为2。根据上述原理M=8，信号需进行8倍抽取。
2 基于FPGA的信道化接收机实现
2.1 主要芯片介绍
ADC10D1000是NS最新推出的一款超高速低功耗10位模拟／数字转换器，单通道最高采样频率可达到2.0 GHz，全功率带宽为2.8 GHz。该芯片采用单电源1.9 V供电，总功耗只有2.8 W，比同级的A／D低33％，被NS列为Power Wise系列的高能源效率产品之一。该芯片采用292个球体的BGA封装，令产品更小巧轻盈，而且散热能力更强，即使没有散热器，系统也可在摄氏-40°～85°的工业级温度范围内工作。该芯片的无杂散信号动态范围（SFDR）可高达66 dBc，达到业界最高水平，而且有效位数（ENOB）高达9.1位，为提高宽带数字接收机的动态范围提供了有力的条件。
ADC10D1000与8位高速A／D相比，在许多性能上有了提高，但输入的最大模拟电压的峰峰值为860 mV，相较于8位高速A／D较低，使得输入信号的功率应在3 dB以下，建议使用时功率在2 dB以下。
选用的StratixIII系列EP3SE110F1152C4型号的FPGA。该系列的FPGA是世界上结合了最佳性能、最大密度和最低功耗的65-nm器件。具有最低的静态和动态功耗，比上一代器件快了25％。Stratix III FPGA系列有33.8万的逻辑单元（LE）和27万的寄存器、拥有17.2Mb的600MHz内存和896个18x18的乘法器。Stratix III FPCA支持40多个I／O接口标准，支持高速内核以及高速I／O，已实现400 MHz DDR3，并且具有业界最佳的信号完整性。
2.2 系统硬件设计
系统的硬件设计框图如图4所示。
图4 系统的硬件设计框图
