先进的仿真方法简化UWB RFIC设计流程
作者： Albert Yen 混合模式与射频技术经理 台联电
Lawrence Williams 商业开发总监 Z.Y. Daniel Wu 模拟/混合信号IC专家 Ansoft公司
大规模射频集成电路，如无线收发系统，往往包含了模拟和数字部分(如压控振荡器(VCO)、锁相环(PLL)、混频器、滤波器、放大器、数模/模数转换器(DAC/ADC)等)。这些器件的各种功能特性需要在时域和频域内进行仿真，以得到它们各自的行为特性。
此外，这些系统工作在GHz的频率段，采用先进信号产生方法(如正交频分复用(OFDM)和快速跳频技术等)。高频电路的开关速度很快，对有源与无源器件的模型、电路版图的寄生效应、介质耦合效应、级间阻抗匹配、IC封装和电源噪声等非常敏感。
仿真挑战
谐波失真、增益压缩、振荡器相位噪声及混频器噪声系数等非线性效应经常在频域进行仿真和报告。而开关行为、电路初始启动状态以及收发系统对瞬时事件(如跳频)的响应需要在时域进行仿真。由于经常需要包含基于频域定义的宽带寄生效应建模，而这种建模必须进行转换以用于基于时间的仿真，因此导致时域分析复杂化。
很明显，同时支持在时域和频域内进行一致的仿真，并能高效和精确地对基于频率的模型实现暂态分析的技术，对于现在的RF电路仿真和验证至关重要。
为了组成一个完整的收发器或接收器链，由许多无线电单元组合在一起产生的电路包含非常多的器件数量，这通常超过了传统EDA工具的极限，从而产生了另外一个仿真挑战。
这迫使设计师引入人为的、不准确的设计分割，从而牺牲了他们验证的宽度。因此，迫切需要新的技术，它不仅要能在对敏感的模拟电路模块仿真时具有良好的仿真精度和收敛性，同时，由于在系统级芯片(SoC)设计中，电路中经常包含了大量的晶体管和寄生元件，新的技术还必须具备处理这种电路的能力和必要的仿真速度。
解决挑战
