基于FPGA的高精度信号源的设计
摘要：为进行高精度信号源的设计，同时降低设计成本，以CyclONe II系列低端FPGA为核心，利用直接频率合成技术，对正弦信号等数据进行1/4周期压缩存储到ROM中，在外部时钟频率为50 MHz，实现了正弦信号源的设计，同时，实现三角波、锯齿波、矩形脉冲及2-ASK、2-PSK和2-FSK等数字调制信号，系统还具有扫频、指定波形次数等功能。仿真结果表明，信号源精度高，频率调整步进可达0.03492Hz，频率范围为0.034 92 Hz~9.375 MHz，制作成本低，功能丰富。
0 引言
近年来电子信息技术飞速发展，使得各领域对信号源的要求不断提高，不但要求其频率稳定度和准确度高，频率改变方便，而且还要求可以产生任意波形，输出不同幅度的信号等。DDFS技术是自上世纪70年代出现的一种新型的直接频率合成技术。DDFS技术是在信号的采样定理的基础上提出来的，从“相位”的概念出发，进行频率合成，不但可利用晶体振荡的高频率稳定度、高准确度，且频率改变方便，转换速度快，便于产生任意波形等，因此，DDFS技术是目前高精密度信号源的核心技术。
1 DDFS技术原理及相关参数计算
DDFS技术的原理：将对正弦信号(或其他信号)的采样量化数据存入ROM存储器中，在时钟的控制下，依次或隔一定步进读取ROM中的数据，再通过D／A转换芯片转换成模拟信号，进一步经后级的低通滤波器、功率放大电路等来实现频率合成。其主要的组成部分包括相位累加器、数据存储ROM表、D／A转换、低通滤波器及功率放大电路等。
根据DDFS原理，DDFS主要参数包括正弦信号的采样点数N，最高输出频率fomax，最低输出频率fomin及频率分辨率△fo等。本设计要产生1 Hz～10 MHz范围内，步进为1 Hz的正弦信号，参数计算如下：
1)输出频率通式fo ，N为采样点个数，S为步进长度。
2)输出最高频率fomax ；根据奈奎斯特采样定理，1个周期至少采样两个点才能保证原信号的频率信息。而实现工程应用中一个周期至少采样16个点或更多点，以保证输出信号的质量。输出最高频率要达10 MHz，所需的系统时钟信号频率fc为160 MHz。由于本文使用的外接晶振为50 MHz，则必须使用CycloneII系列FPGA自带的数字锁相环(PLL)对输入时钟进行倍频，以达到所需的时钟频率160 MHz。可取3倍频到150MHz。此时系统输出的最高频率为：fomax=150 MHz／16=9．375 MHz。虽然通过提高锁相环的倍频数，可进一步提高工作频率，从而可以产生更高的输出信号频率，但由于在进行DDFS模块设计时，其所能工作的最高频率将制约着倍频数。
3)输出最低频率fomin ；要做到fc／N=1 Hz，则N=2n=150M，n=log2(150 M)=[27．16]=28。即ROM中的采样数据为150M点，对应的寻址ROM的地址位数据长度为28位。
