基于FPGA的视频格式转换系统设计
摘 要: 针对电视制式PAL/NTSC 信号输出VGA 显示格式的解决办法，详细讲述了基于FPGA 视频格式转换系统的设计实现。采用Cyclone Ⅲ系列的EP3C1*84C6作为核心处理器件，实现了NTSC /PAL制式视频的解码、色空间转换( CSC)、帧速率转换和隔行逐行转换、缩放、视频DAC转换，最终实现分量R、G、B的VGA 视频格式的视频输出，分辨率可达1 600 × 1200@ 100 Hz。
1 系统设计
设计使用了ALTERA 的EP3C1*84C6型号FPGA 作为视频处理核心，连接两片DDR2 SDRAM,DDR2芯片型号为M icron的MT47H 32M16BN _37E，作为系统的数据存储器件，带宽为32 bit,时钟速率为200MHz，数据速率为400 Mbps。视频解码芯片为TVP5147，视频DAC 采用高性能ADV7123。整个系统框架如图1所示。
2 硬件功能模块。
2. 1 视频解码
TVP5147的解码过程如图2所示。
视频解码芯片TVP5147复位后，通过MCU向其正确配置I2C寄存器。本文的TVP5147的I2C 寄存器配置的值如表1所示。
2. 2 视频存储器
在视频处理模块中包括了大量的视频数据存储器模块，主要可分为行存储器、帧存储器以及查找表存储器3类。
( 1)行存储器用于存储视频中一行的数据，由于数据量不大，用FPGA 内部RAM 来实现。
( 2)帧存储器用于存储一帧视频数据，由于数据量大，用DDR2来实现。
( 3)查找表存储器用于产生不规则的输入输出相应，如Sin函数和Gamma矫正曲线。
2. 3 FPGA 模块设计
2. 3. 1 数据串并转换和色度重采样模块
此模块分为串并转换和色度重采样两个部分。
串并转换主要是为了把TVP5147 输出的混合数据转换为分量数据。由于采用了BT. 656 10- b it 4：2：2模式，其输出数据时钟为像素时钟( 13. 5 MHz) 的两倍，输出数据依次为Cb0，Y0，C r0，Y1,Cb1，Y2，C r1 等，本模块将其转为4：2：2 的Y‘CbCr 分量数据，RTL仿真结果如图4所示。
虽然视频分量传输带来了更好的图像还原度，但同时也带来了数据带宽的加大，因此很多时候人们把视觉上不那么重要的色差信号进行了重采样为4：2：2 (或4：1：1)以降低传输数据带宽。而在视频和显示系统内部基本使用4：4：4 的信号，因此色度重采样也成了视频转换中必不可少的模块。本文实现了4:2:2 到4%4%4和4：4：4 到4:2:2的转换。4：2：2 到4：4：4 的转换方法有直接重复法、一维滤波法以及亮度自适应滤波法。
考虑硬件成本和处理质量，我们选用一维滤波法，即只考虑色度通道在水平方向的滤波。图5为采用n抽头FIR滤波器进行色度重采样的模块框图。
