
●8个输入缓冲器
●8个输出反馈/输入缓冲器
●8 个三态缓冲器
●8个输出逻辑宏单元OLMC,每个OLMC对应1个I/O引脚。
●由8×8个与门构成的与阵列,共形成64个乘积项,每个与门有 32 个输入项,由8个输入的原变量、反变量(16)和8 个反馈信号的原变量、反变量(16)组成,故可编程与阵列共有 32×8×8=2048 个可编程单元。
●系统时钟CK的输入缓冲器。
●三态输出选通信号OE的输入缓冲器
图为输出逻辑宏单元(OLMC)的内部结构,每个OLMC包含或门阵列中的一个或门。一个或门有 8 个输入端,和来自与阵列的 8 个乘积项(PT)相对应。其中 7 个直接相连,第一个乘积项(图中最上边的一项)经PTMUX相连或门输出为有关乘积项之和。
●异或门的作用是选择输出信号的极性。当XOR(n)为1时, 异或门起反相器作用,否则起同相器作用。XOR(n)是控制字中的一位,n为引脚号。
●D触发器(寄存器)对异或门的输出状态起记忆(存储)作用,使GAL适用于时序逻辑电路。
●4个多路开关(MUX)在结构控制字段作用下设定输出逻辑宏单元的组态。
●PTMUX是乘积项选择器,在AC1(n)·AC0控制下选择第一乘积项或地(0)送至或门输入端。
●OMUX是输出类型选择器,在AC1(n)+AC0控制下选择组合型(异或门输出)或寄存型(经D触发器存储后输出)逻辑运算结果送到输出缓冲器。
●TSMUX是三态缓冲器的使能信号选择器,在AC1(n)和AC1控制下从UCC、地、OE或第一乘积项中选择 1 个作为输出缓冲器的使能信号。
●FMUX是反馈源选择器。在AC1(n)、AC0控制下选择D触发器的Q、本级OLMC输出、邻级OLMC的输出或地电平作为反馈源送回与阵列作为输入信号。