整体可编程分频器的版图如图所示，由于分频器中各单元电路都是差分结构，需要考虑到器件的匹配设计，同时对单元电路需要合理布局，以减小关键路径的连线延迟和节省版图面积。

　　图 整体可编程分频器的版图

　　基于双模预分频器的可编程分频器结构如图所示，它由3部分构成：N／N+1双模前置预分频器、可编程计数器、吞脉冲计数器。

　　图 基于双模预分频器的可编程分频器结构

　　输入的频率首先经过预分频器进行分频，分频比由吞脉冲计数器S给出一个信号Mode进行控制。可编程计数器P和吞脉冲计数器S同时开始减计数，当S计数器减计数减为0时，双模预分频器分频比由N+1变为N，S计数器停止计数，P计数器继续减计数；当P计数器减计数到0时，通过反馈回路使P，S计数器重新置数，开始新一轮的计数。因此在每一次计数过程中首先进行了S次N+1分频，再进行了P-S次N分频，故输出信号为：

　　分频比M=PN+S。

　　根据调谐器芯片系统所需要的频率合成范围及精度要求以及采用的TSMC 0.13／μm工艺，该设计将双模前置分频器设计为4／5双模分频器，P计数器为7位、S计数器为2位。因此该可编程分频器可实现的最大分频比为515。