FIR数字滤波器,FIR数字滤波器概述,FIR数字滤波器性能影响,FIR数字滤波器滤波过程,FIR数字滤波器应用
电子元件,电子元器件深圳市创唯电子有限公司
您现在的位置: 首页 > 电子知识 > FIR数字滤波器,FIR数字滤波器概述,FIR数字滤波器性能影响,FIR数字滤波器滤波过程,FIR数字滤波器应用
FIR数字滤波器,FIR数字滤波器概述,FIR数字滤波器性能影响,FIR数字滤波器滤波过程,FIR数字滤波器应用  2011/10/3

目录

  • FIR数字滤波器概述
  • FIR数字滤波器性能影响
  • FIR数字滤波器滤波过程
  • FIR数字滤波器应用
FIR数字滤波器

FIR数字滤波器概述

  •   如今,FPGA已成为数字信号处理系统的核心器件,尤其在数字通信、网络、视频和图像处理等领域。现在的FPGA不仅包含查找表、寄存器、多路复用器、分布式块存储器,而且还嵌入专用的快速加法器、乘法器和输入,输出设备。FPGA具有实现高速并行运算的能力,因而成为高性能数字信号处理的理想器件。此外,与专用集成电路(ASIC)相比,FPGA具有可重复编程的优点。

FIR数字滤波器性能影响

  •   根据单位脉冲响应的不同,数字滤波器主要分为有限脉冲响应(FIR)和无限脉冲响应(IIR)2大类。在同样的设计要求下,IIR方式计算工作量较小。但难以得到线性相位响应,且系统不易稳定;FIR方式的计算工作量稍大,但在设计任意幅频特性时,能保证严格的线性相位特性;由于其实现结构主要是非递归的,FlR滤波器可以稳定工作。FIR数字滤波器是数字多普勒接收机的重要组成部分,因此,研究FIR数字滤波器的实现技术具有重要意义。随着FPGA技术的不断发展,FPGA逐渐成为信号处理的主流器件。而在FPGA中,数字滤波器不同的实现方法所消耗的FPGA资源是不同的,且对滤波器的性能影响也有较大差异。

FIR数字滤波器滤波过程

  •   从串行结构中可以看出,FIR滤波过程就是一个信号逐级延迟的过程,将各级延迟输出加权累加,得到滤波输出,其中最主要的运算是乘累加运算。FIR每完成一次滤波过程需要进行N次乘法和(N-1)次加法运算,N为滤波器的阶数。所以,滤波器的运算量完全取决于N的大小,当N很大时,延迟将非常长,无法实现高速信号处理。

与《FIR数字滤波器,FIR数字滤波器概述,FIR数字滤波器性能影响,FIR数字滤波器滤波过程,FIR数字滤波器应用》相关列表
电话:400-900-3095
QQ:800152669
库存查询
Copyright(C) 2011-2021 Szcwdz.com 创唯电子 版权所有 备案号:粤ICP备11103613号
专注电子元件代理销售  QQ:800152669  电子邮件:sales@szcwdz.com  电话:400-900-3095