基于TMS320VC5410和TLV1571的数据采集系统设计
摘要： 为提高信号采集系统采样速度，增强系统可靠性，降低系统功耗，设计了一种基于TMS320VC5410和TLV1571的高速信号采集系统。通过TLV1571 对模拟信号进行采样，然后经A/D 转换后变换为数字信号，DSP通过定时中断每隔一段时间就读取一次采样数据并对数据进行处理。然后介绍这个系统的硬件电路各主要器件选择的原因、连接方法，实现方法及系统调试过程中应该注意的事项。实验结果表明这个系统完全能够满足采样速度在1.25 Mb/s 信号的采集处理工作。在1.25 Mb/s 的采样速度及10 位采样精度条件下可以同时实现8 路模拟信号的采样工作。
在应用DSP 进行数字信号处理时，通常都要用采样电路对模拟信号进行采样，然后进行A/D 转换器转换成数字信号再进行数据处理。这里给出一种由TLV1571 与TMS320VC5410[1]组成的信号采集系统。
1 TLV1571 简介：
在DSP 的外围电路中，A/D 转换器比较重要。基于不同的应用，可选择不同性能指标和价位的芯片。一般的A/D 转换器的选择主要考虑：转换精度、转换时间、转换器的价格。
这里选择了TI公司专门为DSP 配套的一种10 位的并行A/D 转换器TLV1571， 该器件给定的CLK 频率达到的等效最大采样频率为（1/16） fCLK。
1.1 TLV1571 的内部结构及引脚定义：
TLV1571 采用2.7～5.5 V 的单电源工作，能接受0～3.3 V的模拟输入电压， 此时以625 Kb/s 的速度使输入电压数字化。在5 V 电压下，以最大1.25 Mb/s 的速度使输入电压数字化。该A/D 转换器具有速度高，接口简单以及功耗低等特点，成为需要模拟输入的高速数字信号处理的理想选择。
1.2 TLV1571 的初始化：
上电后， 必须为低电平以开始I/O 周期，INT/EOC 最初为高电平。TLV1571 要求两个写周期以配置两个控制寄存器。从掉电状态返回后的首次转换可能无效，应当不予考虑。
1.3 TLV1571 的控制寄存器控制字的设置：
TLV1571 的控制寄存器格式如表2 所示，它可以实现软件配置，其两个最高有效位D9 和D8 用于寄存器寻址，其余的8 位用作控制数据位。在写周期内所有寄存器位同时写入控制寄存器，用户可配置两个控制寄存器CR0和CR1，对于控制寄存器0（CR0），A1∶ A0=00，其配置如表3 所示；对于控制寄存器1（CR1），A1 ∶ A0 = 01，其配置如表4 所示。
通过改变控制寄存器的控制字，可以选择TLV1571 的工作方式。通过配置CR0.D5 可以选择时钟源，对于时钟源的选择，有内部时钟和外部时钟，它的内部具有10 MHz 振荡器。
通过配置CR1.D6 可以选择内置振荡器的工作速度， 配置为（10±1）MHz 或（20±2）MHz。输出方式也有2 种方式：二进制输出和补码输出。
在单通道输入方式下则CR0.D3 = 0，CR1.D7 = 0； 采用软件启动方式则CR0.D7 = 1； 采用内部时钟源则CR0.D5 =0；内部时钟源振荡频率设置为20 MHz 则CR1.D6 = 1； 采用二进制输出方式，则CR1.D3 = 0。所以最终得到的控制寄存器控制字为：CR0 = 00C0H，CR1 = 0140H。在单通道软件启动时，最初由WR 的上升沿启动采样，在RD 的上升沿发生采样； 在采样开始后的6 个时钟周期后开始转换，INT 方式时，每次转换后产生一个INT 脉冲；EOC 方式时，转换开始，EOC由高电平变至低电平，转换结束后换回高电平。
1.4 TLV1571 的自测：
