IBM发布5.2GHz处理器z196 成全球最快
周二的HotChips 2010大会上，IBM开始讨论起z196处理器，这款产品最早在7月29日发布，出货日期在9月份，IBM并没有太多地谈及作为系统核心的新四核处理器的技术和性能等信息，只是表示新型主机的处理器主频为5.2GHz， 是“全球最快的微处理器”。确实是这样的——如果你单看原始主频的话。但是，除了高主频之外，还有更多关于z196处理器的信息
四核z196处理器与4.4GHz的四核z10处理器有某些相似之处。z196处理器采用了45nm制程工艺（z10芯片采用的是65nm），这 意味着IBM可以将所有东西都集成到这个芯片上，事实上IBM确实是这么做的，就像它在今年二月公布8核POWER7时所表示的那样。
据了解，Z196处理器有14亿个晶体管，面积为512.3平方毫米，这使其在晶体管数量和面积上都要大于POWER7芯片。z196芯片采用 了IBM的触点陈列封装，被称为C4的金属触点封装取代了以往的针状插脚——其触点数量惊人：8093个电源触点和1134个信号触点。
z196芯片每个核心都有64KB的L1指令缓存和128KB的L1数据缓存，这一点和Z10非常相似。但是z196有100个新指令和超 标量通道允许指令重新排序，这样Z196通道就比z10的更有效，而且其编辑代码是不可见的。除此之外，Z196的每个核心都有1.5MB的L2缓存。
z196引擎的超标量通道可以在每个时钟周期内解码3个z/Architecture CISC指令并执行多达5个操作。每个核心有6个执行单元：2个整数单元，1个浮点单元，2个加载/保存单元和1个小数单元。IBM表示，这浮点单元要比 z10芯片中的更好，但是没有透露它在每个时钟周期内可以做多少flops。之前的一些z/Architecture CISC指令已经被分割成块，使其能够更有效地分散在通道中，让z196更像是RISC。 与POWER7芯片一样，z196在芯片中采用嵌入式的DRAM（eDRAM）作为L3缓存。这种eDRAM比经常用作缓存的静态 DRAM（SRAM）速度更慢，你可以将其指定到一个特定的区域。对很多工作负载来说，让更多内存接近于芯片要比使用高速内存更加重要。z196处理器有 24 MB的eDRAM L3缓存，被划分为2个存储体，并由2个片上L3缓存控制器进行管理。
每个z196芯片可以作为一个GX I/O总线控制器——这种方法同样被用于POWER系列芯片中，用于连接主机通道适配器和其他外围设备，每个插槽分配得到一个与受RAID保护的DDR3 主内存相连接的内存控制器。此外，z196芯片还有2个加密和压缩处理器，IBM大型机采用了这种第三代电路设计。
z196芯片采用两个核心共享其中一个协同处理器方式，且每个核心有16KB的缓存空间。最终达到每个z196芯片有一个可连接SMPHub/共享缓存芯片接口。如下图所示，有2个芯片被集成到一个z196多芯片模块(MCM)上，提供了交叉耦合允许MCM上所有6个插槽通过
