封装技术的革新为模拟产品体积的缩小开辟了道路
---- 当电源电压降低到5 V以下时,模拟集成电路的芯片尺寸已经有了相当程度的缩小。芯片的缩小和电压的降低,也为缩小所占用的底面积 ( footprint ) 创造了条件。
---- 小封装的优越性
---- 向较小底面积的方向改进所带来的好处,有些方面十分明显,;例如可以减少线路板的面积。然而改进后所带来的其它一些好处比较起来则不容易被人们看清。例如,较小的底面积缩短了引出线的长度,可以缩短信号传输的路程,从而减少了连接线的电感。小型化的封装可以使器件得以安装在更靠近电源的地方。小的底面积还有利于器件的分解 ( disintegration ) 对于大型,复杂电子产品可以带来更大程度的灵活性等等。
---- 分解可以创造一个机会,便于从ASIC或组成模块的设计中抽出一部分功能。分解可以使专用的或关键的构造部件更加具有可重用性,从而改善了系统产品的灵活性。采用正确的处理过程对每一个功能进行优化,才能获得最佳的电子产品性能。
---- 当SOIC刚刚被开发出来的时候;如果采用它,半导体制造商和器件的用户（包括电子系统开发和制造人员）都需要改换设备,因此SOIC推广应用的过程十分缓慢而艰辛。然而一旦当这两方面的设备获得改造,SOIC获得产业界的接纳以后,SOIC的派生品种例如SOT和SC70的推广应用就十分迅速了。SOIC推广应用缓慢的教训在产业界的记忆犹新。产业界一直坚守0.5mm这一焊接点之间的传统的节距;一直到用户都更新了他们的元器件安装设备 ( pick-and-place equipment ) 和光学控制系统以后,情况才会有所改变。
---- 电子系统设计人员要求减少的是底面积,不是封装的尺寸。另一方面BiCMOS和CMOS加工技术的进步也打破了技术上的平衡。焊接点的设计规则缩小的程度没有有源器件或连接线设计规则缩小的那么快。对于集成电路来说,芯片面积是由核心功能来限制,还是由焊接点的安排来限制之间的平衡就被打破了。插图中的照片显示了各种封装形式（包括一些老的封装和一些新的封装）的底面积和芯片尺寸的比例关系。
