SIC的非重发性设计成本（NRE）与设计时间高得惊人。在130纳米工艺水平下,ASIC的NRE为1千万美元或更多,设计ASIC芯片所需时间一般为12～18个月。此外,芯片技术规范中还包含有关应用适应性的内容。推动适应性需求的几项因素包括：*ASIC芯片的设计周期在一年以上。在此期间,目标市场的通常会发生显著的变化;*有关标准,尤其是关于通信设备的标准迅速演进;*产品细分,尤其是从同一平台衍生出来的多种产品;*后继产品中的硬件重用。在设计复
S
IC的非重发性设计成本（
NRE）与设计时间高得惊人。在130纳米工艺水平下,A
SIC的NRE为1千万美元或更多,设计A
SIC芯片所需时间一般为
12～18个月。此外,芯片技术规范中还包含有关应用适应性的内容。推动适应性需求的几项因素包括：
* ASIC芯片的设计周期在一年以上。在此期间,目标市场的通常会发生显著的变化;
* 有关标准,尤其是关于通信设备的标准迅速演进;
* 产品细分,尤其是从同一平台衍生出来的
多种产品;
* 后继产品中的硬件重用。
在设计复杂的片上系统（
SoC）时,设计者正在从ASIC方案转向在时间和资金资源方面更为经济的替代方案。Gartner Dataquest预测,在
2002年到2007年间,ASIC销售综合年增长率将为8.4%。但Dataquest的ASIC、SoC和FPGA市场调查首席分析师Bryan Lewis指出,更为重要的是,以ASIC设计开始的项目数量将继续下滑,将会从1997年的
11000多下降到2006年的不足4000。与此形成鲜明对照,iSuppli的一项研究则预计FPGA市场将以更大的两位数年增长率持续增长：
2003年为15.9%,
2004年为25.6%,2005年则为26.4%。为进一步说明芯片设计领域向FPGA设计的转移,Hier Design的Jackson Kreiter,在2003年9月1日的EEdesign上的文章《为什么EDA不能忽视FPGA》中指出：“在2002年,有90 000个以FPGA开始的设计,与以ASIC开始的设计相比,其比率达到
10:1以上。”
为减轻ASIC设计遭遇的困境,赛灵思公司（Xilinx）开发了一种新的FPGA架构,称为ASMBL,即面向特定领域应用的组合
模块架构。使用这种新架构,用户就可以通过选取最佳特性和功能组合,快速且经济地实现面向多个专门领域的FPGA平台应用。
ASMBL是什么
ASMBL通过使用独特的基于列的结构（见图1）,实现了支持多专门领域应用平台的概念。每列代表一个具有专门功能的硅子系统,如逻辑资源、存储器、I/O、DSP、处理、硬IP和混合信号等。赛灵思公司通过组合不同功能列,组装成面向特定应用类别的专门领域FPGA（与专用不同,专门是指一项单一应用）。典型领域可能包括逻辑密集型、存储密集型或处理密集型领域。例如,用于图像处理的处理密集型芯片可能会含有较多的DSP专门功能列,而一个面向逻辑领域应用的芯片则不然。
着重解决技术问题
ASMBL架构从两个级别对设计进行了提升,一是解决基于应用领域的设计问题,二是解决在传统ASIC和FPGA设计中都存在的一些技术约束问题。特别指出,ASMBL成功地缓解了与I/O和阵列相关性、电源和地分布,以及硬IP缩放相关的约束问题。
