从FPGA中的ASIC单元到ASIC中的FPGA单元
在ASIC中的FPGA核
由于片上系统需要大量的投资,修改设计对很多用户来说超出其能力。验证工具虽然可以及时查出设计的错误,但是概念上的错误,或者改变预想的功能对于已近完成的设计来说可能是颠覆性的。这就促使人们把设计中有争议的模块放入到可编程逻辑中去,并且预留一定的空间用作将来做设计调整。
直到今年,一片独立的可编程芯片仍是解决上述问题的唯一办法。但是现在情况有了改变,历史颇长的FPGA生产商Actel和新的IP生产商Adaptive Silicon涉足了这个领域,这两家公司都提供可嵌入在系统级芯片设计中的用于改变已完成芯片的功能的内核。
Actel的VariCore EPGA(嵌入式FPGA)逻辑模块就是为ASIC和ASSP提供可调整的可再编程特性的FPGA内核,与该公司以往的产品不同。该模块采用0.18微米的CMOSSRAM工艺技术设计,其新的版本将用更先进的工艺（见图１）。
在VariCore EPGA这个新内核中,Actel公司没有使用其现有的以反熔丝为基础的架构,也没有使用其最近才获得的Gatefield技术,而是采用了从最底层一直到嵌入式的片上系统的架构。
根据该公司讲,这个办法带来以下的结果：
＊可提供最小的片上可再编程的片上系统的晶片面积;
＊比标准的FPGA更优秀的性能与晶片面积比;
＊比标准的软件IP更优秀的性能与功耗比。
另外,它适用于标准的设计流程并且得到许多主要的独立晶圆厂商支持,如中国TW的联电（UMC）和台积电（TSMC）,新加坡的特许半导体（Chartered Semiconductor）。
Adaptive Silicon公司的MSA2500可编程逻辑内核是一个基于算术逻辑单元（ALU）架构的多尺度的阵列。根据生产商的说法,这种架构映射数据通道的功能要优于传统的可编程逻辑架构。
基本的架构块是由64个四位ALU组成,称为Hex模块,Hex模块可以按照矩形方式连接,推荐采用4x4的矩阵,容量取决于MSA矩阵的尺寸和要实现的逻辑类型。
对于高阶的算术函数,4x4的矩阵将达到近25000ASIC门的密度,对于随机的逻辑控制函数,密度可以与查找表结构相比,或者约为算术函数密度的一半。
MSA2500技术已制成测试芯片,采用LSILogic的0.18微米G12工艺生产。测试芯片随后将在TSMC的0.18微米工艺生产。设计许可证以30万美金开始,每年最少大约5万美金,单独用户对软件的可变许可证费用是每年5万美金。
工艺进展
Altera公司将从TSMC的工艺进展中获益,它的Apex EP20K400E器件已经在0.18微米工艺的300毫米晶片的新线上生产。因为生产线的增长,两个公司都希望产量能击败现有的200毫米的线。对于大的芯片,如高端的FPGA,更大晶片
