附加采样使CMOS晶体管实现了4倍速数据传输
NEC Electronics公司（位于加州的Santa Clara）的研究人员,使用原来实现2倍速传输的CMOS晶体管,实现了4倍速的传输。该公司的研究人员在最近举行的ISSCC会议上发表文章,介绍了他们所研制的多路分离器测试样品。这个样品用常规的0.18微米工艺技术制成,能够在串行连线上,以10GHz/s的速率进行接收与解码,多路分离器晶体管使用的时钟频率为2.5 GHz。
使用了时钟相位互相相差90°的4个并连的积分器,对输入流进行取样。每一个取样窗口跨度为两比特的输入流,使用类似于便携式CD播放器中附加取样变换器所使用的方法进行取样。只要新输入的比特的值和上一个比特的值相同,不论所取值是1或是0,输入的比特值都是确定的。
但是,如果取样中包含一个1和一个0,则累加器中的数值不变,因此新比特的值不确定。这时任何一个积分器的输出都是一个模糊的三值逻辑。
这种模糊状况通过参考积分器的数值加以解决。积分器对于前一相位是开放的（参看附图）。如果,譬如,前面的积分器数值是1-0或0-1,而且新积分器的数值为1,则新的结果为0-1。
对于有毛病的流1010101010110...,系统将无法应对;但是,这样一个流,并没有携带任何信息。有意义的流必须包括0-0或1-1,一旦出现了上述组合,解码接着就可以进行。
论文中介绍的试验样片,缺乏时钟恢复机构;因此需要外接一个PLL,以便产生4相时钟。该公司声称,利用CMOS技术,采用将来比较新的工艺技术,传输速率可以达到40吉位/秒。CMOS技术的优势在于有更大的可能性,可以在同一芯片上集成规模巨大的SOC;可以不用采取成本更为昂贵的多芯片解决方案。
