CoolRunner-IICPLD同时提供高性能和低功耗  2012/3/1

  利用FZP(Fast Zero Power)工艺技术的全数字核心是CoolRunner-II CPLD能够结合高性能和超低功耗于一身的基础,它是专门为满足当今的信息设备领域的特殊需要而开发的可编程器件。

由赛灵思（Xilinx）公司日前推出的CoolRunner-II 是建立在Xilinx的XC9500和 CoolRunner XPLA3系列产品基础之上的新一代CPLD,它结合了XC9500系列高速度和方便易用特点,以及XPLA3系列的超低功耗特点。CoolRunner-II 系列采用0.18微米工艺制造,核心工作电压为1.8V,I/O电压为1.5V、1.8V、2.5V和3.3V,密度范围从32至512个宏单元,其性能高达300MHz,管脚与管脚延时仅为3.5ns,静态电流小于100μA。它在单个器件上同时提供高性能和超低功耗,而且没有通常与低功耗器件相联系的价格相对较高的问题。CoolRunner-II 系列的设计目标就是为了满足当今网络、电信和便携式系统设计人员不断增长的需求,安允许将分立的功能集成到单片可重新编程器件中,形成低成本、高可靠、快速上市和更加小的设计。

快速零功率（FZP）技术
快速零功率是在CoolRunner XPLA3和CoolRunner-II 器件中采用的专利技术,利用这一技术可设计中高速、低功耗的可编程逻辑器件。这一技术替代了竞争CPLD产品中使用的读出放大器（Sense Amplifier）技术,代表了可编程逻辑设计方法的一大突破,可使系统电流需求降到最低,几乎不消耗闲置电流,并且允许采用小型的芯片级封装。FZP技术在1.8V及更低电压时的性能高于读出放大器技术,而且基于读出放大器的CPLD不能有效地采用0.18微米的工艺。由于采用了FZP技术,使CoolRunner-II的闲置功耗小于1.8V×100μA=180μW。

高级接口标准支持
CoolRunner-II高级I/O接口功能可满足范围广泛的产品应用对系统连接的各种要求,包含了物理接口和使系统接口带宽最大化的协议,提供目前消费类CPLD中最快和最灵活的电气接口。它提供了DataGate这样的针对电源管理的可编程开/关切换接口,以及象LVTTL、LVCMOS、HSTL和SSTL这样的高级接口,从而支持与外部高性能存储器和其他逻辑设备间的无缝连接。CoolRunner-II CPLD中包括的另外一功能是史密特（Schmitt)触发器输入（也称为输入滞回）,使模拟器件接口更容易,可以加快信号的转换和降低功耗。史密特触发器输入还可用来构成一个简单的振荡器电路。这减少了器件成本,从而进一步降低了成本。
时钟管理功能
在当今快速发展的高技术电子设计中,为达到所需要的性能和降低功耗,时钟管理变得越来越重要。为迎接这一挑战,CoolRunner-II CPLD同时提供了用于提高性能的时钟倍频和用于电源管理的时钟分频功能。通过借鉴处理器电池节约的做法,CoolRunner-II系列提供了一项独特的功能,Xilinx称之为CoolCLOCK。CoolCLOCK结合了时钟分频器和时钟倍频器,可将输入时钟除2,然后输出时再加倍,从而在降低内部功耗的同时保持同样的性能。
保障设计安全性
系统设计人员为保护他们的设计代码不被别人非法窃取,需要有效的保障设计安全的技术。CoolRunner-II提供了内嵌于器件层并分散在整个芯片中的四级设计安全性,使非法的窃取几乎不可能。

与《CoolRunner-IICPLD同时提供高性能和低功耗》相关列表

• · SemiconductorInternationel颁布“2003年度最佳半导体厂”奖 2012/3/1
• · 惠普网络连接存储(NAS)解决方案 2012/3/1
• · NEOMAGIC宣布支持M-SYSTEMS的MobileDiskOnChip 2012/3/1
• · ARCInternational推出ARCCertiPHY计划 2012/3/1
• · CADENCE将MATSUSHITA的验证运行时间缩短到分钟 2012/3/1
• · 消费电子产品市场上的LCD技术 2012/3/1
• · ISO实现多媒体流的高速传输 2012/3/1
• · Ni电池与充电 2012/3/1