德州仪器公司RobertSchreiber在考虑采样率不到一百万次采样每秒(MSPS)的高精度模数转换器(ADC)时,有两种主要选择：逐次逼进寄存器(SAR)和Delta-Sigma架构。为了针对应用选择合适的ADC架构,最重要的是了解每种架构的基本运作方式,以及架构的运作将如何对应用产生影响。SAR架构是高精度应用中最常用的ADC架构之一。SARADC的基本原理是连续比较模拟输入和二进制加权参考电压。SAR架构的精度主要取决于ADC元件的精度及模拟性能——电容
德州仪器公司 Robert Schreiber 在考虑采样率不到一百万次采样每秒 (MSPS) 的高精度模数转换器 (
ADC) 时,有两种主要选择：逐次逼进寄存器 (
SAR) 和 Delta-Sigma 架构。为了针对应用选择合适的 ADC 架构,最重要的是了解每种架构的基本运作方式,以及架构的运作将如何对应用产生影响。
SAR 架构是高精度应用中最常用的 ADC 架构之一。SAR ADC 的基本原理是连续比较模拟输入和二进制加权参考电压。SAR 架构的精度主要取决于 ADC 元件的精度及模拟性能——
电容器匹配、
DAC建立时间,以及比较器的准确度与速度。为了使性能达到最高,通常在该架构中采用微调。
目前,实施 SAR 结构的通常方法是采用电容数模转换器 (C-DAC) 结构。该结构是采用二进制加权实施。这意味着每个位都具有一个二进制加权值｛如：
MSB= 1/2 满度, (MSB-1) = 1/4 满度,(MSB-2) = 1/8满度,......｝。转换过程是从 MSB 到 LSB 逐位进行。模拟输入首先与 1/2 满度比较。如果模拟输入大于1/2 满度,则建立 MSB,然后与 3/4 满度（1/2 满度 + 1/4 满度）比较。如果模拟输入低于 1/2 满度,则清除 MSB,然后与 1/4 满度比较。该过程一直进行到完成最后的位比较。这意味着,对于18位的 SAR ADC,整个转换过程需要连续进行 18 次比较。但是,这些比较很快就会完成,因此延迟时间非常短。
图1 是标准 SAR ADC 的方框图。该设备的转换时钟是内置式,这进一步简化了设备的使用。在 CS（芯片选择）位于低位时把 CONVST（转换开始）引脚置于低位可启动转换。该操作可将设备从采样模式转变到保持模式。BUSY 输出在转换过程中升高,而在转换结束后下降。RD 与 CS 引脚均置于低位,以便实现具备转换的并行输出总线。因此,实施ADC转换极其简便。
SAR ADC具有尺寸小、功耗低、延迟时间短,以及简便易用等优点。SAR ADC 的不足之处在于：为了达到良好的性能,需要进行微调,同时需要更严格的前端过滤,以便防止混淆(an
ti-aliasing)。SAR ADC 应用的绝好实例是电机控制,在该应用中需要无延迟的快速采样。
这些采样速率的其他常用ADC架构是Delta-Sigma 架构。Delta-Sigma架构与 SAR架构不同,为取得高性能,Delta-Sigma 架构更依赖数字处理技术,而非元件匹配及模拟精度。Delta-Sigma架构的主要原理是模拟输入的过采样。
Delta-Sigma ADC 的主要元件是调制器及数字
滤波器。调制器是由差动器、积分器和比较器构成,它们一起构成一个反馈环路。调制器以大大高于模拟输入信号带宽的速率运行,以便提供过采样。模拟输入与反馈信号（误差信号）进行差动 (delta)比较。该比较产生的差动输出馈送到积分器(sigma)中。然后将积分器的输出馈送到比较器中。比较器的输出同时将反馈信号（误差信号）传送到差动器,而自身被馈送到数字滤波器中。这种反馈环路的目的是使反馈信号（误差信号）趋于零。比较器输出的结果就是1/0 流。该流如果1密度较高,则意味着模拟输入电压较高;反之,0密度较高,则意味着模拟输入电压较低。接着将1/0流馈送到数字滤波器中,该滤波器通过过采样与抽样,将1/0流从高速率、低精度位流转换成低速率、高精度数字输出。
