可编程时钟发生器的3PL架构包括超高分辨率的预分频器,倍频器和输出分频器,VCO范围可达1GHz.可从单一输入频率得到几乎任何时钟调节比率的组合.两个内部PLL的功能包括可选扩展频谱调制器和用于扩展频率和比率的完整的可编程功能.该功能可最大限度地减少时钟信号引起的EMI.并使系统设计满足严格的规范要求.此外.每一个PLL还支持可编程环路滤波器,以优化客户应用中的抖动性能设置.

　　兼容端口可用作内部EPROM的编程(可代替JTAG)有助于使用者在采购,制造或部署过程中保存和恢复器件配置.先进的I/0能力支持通用输入逻辑和多种输出类型.此外.系列器件还提供具有无脉此冲干扰的双基准输入切换功能,同时支持晶体和驱动基准源。

　　引脚号 引脚名称 功能描述

　　1 XTALOUT 参考晶振反馈信号

　　2 SCLK 串行时钟输入线,用于器件编程

　　3 GND 地线

　　4 DATA 串行数据输入线,用于器件编程

　　5 CLKOUT 可编程的时钟输出。当管脚7被配置为输出使能管脚或置位控制寄存器中的位1,可使CLKOUT输出三态。

　　6 VDD 电源,+5V

　　7 MUXREF/OE 多路复用参考频率或三态输出控制,由控制寄存器中的位3决定。上电时,管脚7实现输出使能OE的功能,其的高电平使能时钟输出。

　　8 XTALIN 参考晶振输入或外部参考输入信号fREF

　　可编程时钟发生器包含两个寄存器：控制寄存器和编程寄存器。