基于DSP的自适应数字抗噪声模块
关键词：数字信号处理(DSP);噪声
概述
国内目前第三代抗噪声产品是利用动态降噪(DNR)技术。DNR技术是通过变化的话音峰值动态地调节输出话音开关,从而达到降噪的目的。它虽然是目前较好的一种抗噪声模拟处理技术,但也存在一些局限性,包括轻符音掉字和强音噪声拖尾;降噪效果偏重于低频;降噪完全采用硬件电路实现,调试和维修比较麻烦等问题。由于存在这些问题,致使模拟DNR降噪产品的大量推广应用受到限制。随着数字信号处理技术的迅速发展,以数字信号处理器及其相关算法为技术支撑的数字抗噪声技术的产品不断涌现。本文提出的数字抗噪声模块就是应用现代数字信号处理(DSP)技术及其高速实时处理运算的特性,采用相应的软件算法,对高噪声环境中的话音和噪音进行处理,完成高噪声环境中的语音通信功能。
本模块的性能优点包括：
a) 软件采用自适应滤波算法,数字抗噪声处理器对噪声的抑制量一般在50分贝以上,而且输出话音平稳,无漏字和噪声拖尾现象。
b) 数字抗噪声处理器在整个话音频带内(300~3000Hz)降噪量均衡。
c) 数字抗噪声处理器可通过改变软件算法满足不同的抗噪声要求,便于产品升级换代。
d)硬件成本比模拟DNR产品更低。
e)采用软件加密技术,产品不易被侵权、仿造,有利于保护生产厂家的利益。
主要指标要求及总体解决思路
本数字抗噪声处理模块作为JK-DP10数字抗噪声处理器的一部分,主要用于机载通信终端设备等噪声环境中的通信联络,其送话频率范围为300~3400Hz,平坦度不大于2dB。降噪性能为：模块输入端加入3mV、2秒断续的正弦波信号(频率依次为300Hz、700Hz、1000Hz、1500Hz、2000Hz、2500Hz、3000Hz)与加入3mV、120dB持续的白噪声信号时,模块输出电平之差不小于50dB。
首先要选用一款合适的DSP器件。要求具有低功耗、高速数据运算和吞吐能力(40 MIPS以上),内含A/ D、D/ A、Flash闪存(16KB)。然后建立有效的噪声模型,设计自适应滤波结构及其相关软件算法。接下来设计数字抗噪声处理器的电磁兼容性(EMC),选用能适应120dB环境噪声的抗噪声送话器器件。DSP硬件与相关软件算法结合,使数字抗噪声处理器在120dB高噪声环境下,达到话音清晰度不小于98。
图 1
软硬件设计方案
主要工作原理
本处理器主要完成高噪声环境下话音的高清晰度通信功能。话音信号和环境噪声通过MIC输入到前置放大级,前置放大级的作用是把话音和环境噪声放大到专用DSP芯片内的A/D能识别的幅度,以便A/D能正常转换信号,模拟信号通过A/D转换后变成12位的数字信号进入DSP的运算单元,DSP在前3秒钟内完成测试周围环境噪声的大小并建立数学模型,然后按
